Главная / Цифровые системы передачи / Особенности аппаратной реализации мультиплексоров sdh

Особенности аппаратной реализации мультиплексоров sdh

Особенностью технологии SDH является интеграция в оборудовании функций передачи и распределения информации. Это позволяет реализовать в сети SDH сразу две функции: транспортную и распределительную. Элементы сети SDH представляют собой узлы коммутации, осуществляющие кроме распределения информации передачу и регенерацию сигналов.

 
рис. 2.4. структура мультиплексора
Мультиплексор SDH включает в свой состав модули трибных интерфейсов (ТИ) PDH и SDH, агрегатных интерфейсов (АИ), обработки и коммутации, управления и модуль взаимодействия с центром управления (рис. 2.4).

 
рис. 2.5. модуль трибного интерфейса
Модули ТИ, обработки и коммутации обеспечивают сборку и разборку STM-N. Модули ТИ PDH выравнивают скорости на уровне TU-n. Задача модулей ТИ SDH – преобразование структуры STM-N в форму, удобную для мультиплексирования в STM-4×N и выполнение обратных операций. Модуль обработки и коммутации собирает информацию с модулей ТИ и формирует STM-4×N на основе TU-n и STM-N. Результат подается на модуль АИ. Операции по разборке STM-4×N выполняются в обратном порядке. Особенности работы модуля обработки и коммутации зависят от типа мультиплексора и настроек его параметров.

Модуль ТИ E1 включает блок синхронизации и управления, блок выделения тактовой частоты и буфер приема-передачи (рис. 2.5). Блок выделения тактовой частоты формирует сигналы тактовой синхронизации F1 в результате выделения тактовой частоты из потока E1. Если частота F1 отличается от номинальной 2048 кГц, то блок синхронизации и управления настраивает буфер приема-передачи таким образом, чтобы компенсировать разность частот в результате выравнивания скоростей. На выходе буфера формируется мультифрейм TU-12, в котором VC-12 может «плавать» при разности скоростей.

Размер поля V3 и разрядности указателей положительного и отрицательного смещения (I/D-биты) определяют диапазон изменения скорости потока E1, для которого обеспечивается выравнивание без потерь информации. При максимальной величине отрицательного сдвига VC-12 в пределах мультифрейма TU-12 (8 разрядов) общее число бит, выделенных из потока E1 за период мультифрейма (500 мкс), составляет 256´4+8=1032, что обеспечивает компенсацию максимального отклонения скорости E1 от номинальной в большую сторону 2064 Кбит/с. При максимальном положительном сдвиге VC-12 в поле TU-12 (32 разряда) общее число бит, выделенных из потока E1 за период мультифрейма, составляет 256´4–32=992, что обеспечивает компенсацию максимального отклонения скорости E1 от в меньшую сторону 1984 Кбит/с. Таким образом, оборудование SDH обеспечивает выравнивание скоростей потоков E1 без потерь информации в пределах 1984 – 2064 Кбит/с.

 
рис. 2.6. детализированная структура 
модуля трибного интерфейса e1
Для определения знака выравнивания и величины смещения VC-12 в поле мультифрейма на блок синхронизации и управления подается тактовая частота F2 = 2304 кГц, соответствующая скорости потока на уровне TU-12.

Для выравнивания скоростей в буфере приема-передачи предусмотрено двухпортовое ОЗУ на трех регистрах сдвига RG1 – RG3 (рис. 2.6). Мультиплексоры MX1, MX2 и регистр RG1 предназначены для формирования заголовка VC-12 и TU-12. Регистр RG1 обеспечивает также буферизацию бит входного потока E1. В регистре RG2 формируются логические структуры фреймов C-12, VC-12 и TU-12. Сдвиг информации в RG1 и RG2 осуществляется с частотой F1. Выдача TU-12 осуществляется через RG3 и MX3 на частоте F2. Мультиплексор MX3 обеспечивает последовательный съем информации с разрядов регистра сдвига RG3. Номера разрядов зависят от знака выравнивания и величины смещения VC-12 в поле TU-12. При отрицательном выравнивании осуществляется съем информации со старших разрядов регистра, а при положительном – как со старших, так и с младших. Демультиплексор DMX служит для распределения бит входного потока E1 по регистрам RG1 и RG2.